DD 数字逻辑

发表于 更新于

3.0 数据选择器&分配器

1 数据分配器

  • 根据输入（地址信号）将一路数据分配到指定输出通道
  • 一路输入，多路输出
    ![[…/Source/Photo/数字逻辑/数据分配器.png]]

2 数据选择器

  • 从多路输入选择一条输出
  • 又称为多路选择器，多路开关
  • 多路输入，一路输出
    ![[…/Source/Photo/数字逻辑/数据选择——定义.png]]

3 LS151制图步骤

  • 情况1：三个输入端正好对应三个变量
  • 根据Y = A2、A1、A0列出最小项，按顺序写出Y=1时有D几
  • 存在的项D取1
    ![[…/Source/Photo/数字逻辑/151制图步骤.png]]
  • 情况2：三个输入端对应四个变量
  • 列出最小项，尽可能合并成只有三项的形式
  • 将第四项作为变量接入
    ![[…/Source/Photo/数字逻辑/151制图-3输入4变量情况1.png]]
    ![[…/Source/Photo/数字逻辑/151制图-3输入4变量情况2.png]]

4.0 触发器

触发器是有计数功能的双稳态电路，是组成时序逻辑电路的基本单元。可以实现如寄存器、加法器、计数器的功能。
  1. RS触发器
    ![[…/Source/Photo/数字逻辑/RS触发器.png]]
    • 特性方程：Qn+1=S+R‾QnQ_{n+1} = S + \overline RQ_n （与S状态一致）
    • 约束条件：SR=0SR = 0 （SR不能同时为1）
  2. JK触发器
    ![[…/Source/Photo/数字逻辑/JK触发器.png]]
    • 特性方程：Qn+1=JQn‾+K‾QnQ^{n+1} = J\overline {Q^n} + \overline K{Q^n} （与J状态相同，双1时翻转）
    • 约束条件：无
  3. D触发器（D与!D接RS触发器构成）
    • 特性方程：Qn+1=DQ^{n+1} = D （与D状态相同）
    • 约束条件：无
  4. T和T`触发器（T同时接JK触发器构成）
    • 特性方程（T触发器）：Qn+1=T⊕QnQ^{n+1} = T \oplus Q^n （T为1时发生翻转，T为0保持）
    • T`触发器：T恒为1的触发器，只有翻转，没有保持功能
  5. 触发方程：（高/低）电平触发、（上升/下降）边沿触发
    • 电平触发会有空翻现象，边沿触发在时钟脉冲变化时采样1次

5.0 时序逻辑电路&寄存器

  1. 时序逻辑电路：包括组合电路和存储电路（触发器），存储电路必不可少
    • 分析方法：1. 输出方程； 2. 驱动方程； 3. 状态方程（带入触发器特性方程）
    • 如：1. Y0=Q0nY_0 = {Q_0}^n; 2. D0=Q0nQ1n‾D_0 = \overline { {Q_0}^n {Q_1}^n }; 3. Q0n+1=D0=Q0nQ1n‾{Q_0}^{n+1} = D_0 = \overline { {Q_0}^n {Q_1}^n }
      ![[…/Source/Photo/数字逻辑/同步时序分析方法.png]]
      ![[…/Source/Photo/数字逻辑/时序驱动方程.png]]
      ![[…/Source/Photo/数字逻辑/时序状态方程.png]]
      ![[…/Source/Photo/数字逻辑/时序输出方程.png]]
  2. 同步和异步：同步由同一CP时钟脉冲信号控制所有触发器，异步则不是
  3. 寄存器：由n位触发器构成，每位触发器存储1位二进制代码。
    1. 数码寄存器：
      ![[…/Source/Photo/数字逻辑/数码寄存器.png]]
    2. 左移寄存器：
      ![[…/Source/Photo/数字逻辑/左移寄存器.png]]
    3. 移位寄存器（位操作>>）：
      ![[…/Source/Photo/数字逻辑/移位寄存器.png]]
    4. 双向移位寄存器（74LS194）
      ![[…/Source/Photo/数字逻辑/双向位移寄存器.png]]
      ![[…/Source/Photo/数字逻辑/双向位移寄存器1.png]]

6.0 计数器

计数器，即实现技术功能的电路。有效状态为2^n的计数器即为2进制计数器，有效状态为n的计数器即为n进制计数器；
  1. 二进制加法计数器
    1. 加法原理：每次相加，a) 最低位必翻转； b) 第i位1前全1时，翻转第i位
      ![[…/Source/Photo/数字逻辑/加法计数原理.png]]
      ![[…/Source/Photo/数字逻辑/加法器波形图.png]]
  2. 二进制减法计数器
    1. 减法原理：a) 最低位必翻转； b) 第i为前全0时，翻转
      ![[…/Source/Photo/数字逻辑/减法计数器.png]]
  3. 同步/异步的实现
    同步计数器必异步计数器快（延迟不会积累），异步计数器构造简单
  4. 利用74LS161实现16以下进制计数器
    ![[…/Source/Photo/数字逻辑/161端口功能图解.png]]
    ![[…/Source/Photo/数字逻辑/161功能表.png]]
    1. 异步清零法
      1. 开启计数状态（LD、CT置1），输入端不接
      2. 若实现n进制，则当计数器加到n时激活清零端CR，实现逢n重置
    2. 同步置数法
      1. 开启计数状态（CR、CT置1），输入端全部接0（或需要的初始数）
      2. 若实现n进制，则当计数器加到n-1时（因为是同步的，不需要多加1）激活置数端LD，实现逢n重置

7.0 绘制状态转换图

  • 写出输入、现态与对应次态的真值表。
  • 每个圆圈代表一个输出状态，连接圆圈箭头旁边写输入的状态（需要注明是哪个输入变量变化）
  • 箭头左边就是现态，箭头右边就是次态
    ![[…/Source/Photo/数字逻辑/利用现态和次态真值表绘制状态转换图.png]]

8.0 分析时序逻辑电路

  • 输出方程：Y的方程，例如Y=[Q2]n[Q0]nY=[Q_2]^n[Q_0]^n
  • 驱动方程：每个触发器输入的方程，例如J2=[Q1]n∗[Q0]n,K2=[Q0]nJ_2=[Q_1]^n*[Q_0]^n, K_2=[Q_0]^n
  • 状态方程：将驱动方程代入触发器的特性方程，求得每个Q的次态方程，例如[Q1]n+1=[Q2]n‾[Q1]n‾∗[Q0]n+[Q1]n∗[Q0]n‾[Q_1]^{n+1}=\overline {[Q_2]^n} \overline {[Q_1]^n} * [Q_0]^n+[Q_1]^n * \overline {[Q_0]^n}
    ![[…/Source/Photo/数字逻辑/6进制计数器.png]]
  • 设电路初始状态为全0，然后根据每个现态写出次态，以及输出结果（这里Y每到第6状态会输出1）
    ![[…/Source/Photo/数字逻辑/6进制计数器状态转换图.png]]